Este divisor por 6 sincronizado por ser implementado con base en lógica TTL o CMOS según la aplicación deseada. El circuito es de una documentación americana y la velocidad máxima depende sólo de la lógica usada;
| Haga click en la imagen para ampliar |
